Western Digital vil åpne open source SweRV RISC-V CPU-design og verktøy

RISC-V: Open-source ISA som sikter mot Arm's dominans av IoT og innebygde enheter Open source RISC-V ISA lar selskaper bygge sine egne CPUer for IoT og innebygde enheter, uten å måtte betale royalty knyttet til Arm-prosessorer.

Tirsdag kunngjorde Western Digital, en tidlig adopter og vokal forkjemper for RISC-V, planer om å åpne kildekode for implementering av RISC-V ISA og tilhørende utviklingsressurser, og gi muligheten for open source samfunnet til å utnytte implementeringen av arkitekturen. i egne produkter, så vel som å gjenta det for å imøtekomme behovene til egne produkter.

SweRV Core EHX1, den første generasjonen RISC-V-prosessorer hos Western Digital, er en 32-biters, 2-veis superscalar, 9 trinns rørledningskjerne som kan klokkehastigheter opp til 1, 8 GHz, produsert på en 28 mm CMOS-prosess, på 4, 90 CoreMark / MHz, noe som bedre enn ARM Cortex A15 (ved 4, 72 CoreMark / MHz). For sine egne produkter ser Western Digital det som å være egnet for "innebygde enheter som støtter dataintensive edge-applikasjoner, for eksempel lagringskontrollere, industriell IoT, analyser i sanntid i overvåkningssystemer og andre smarte systemer." Planer for SweRV Core blir utgitt i 1. kvartal 2019.

På samme måte er SweRV Instruction Set Simulator (ISS) et verktøy som tilbyr full testbenkstøtte for RISC-V-prosessorer, som Western Digital "utviklet uavhengig av SweRV Core for å sikre at RISC-V-kjerner utfører instruksjoner på riktig måte." SweRV ISS er nå tilgjengelig på GitHub, lisensiert under GNU GPL, versjon 3.

Lagringsgiganten slipper også OmniXtend, en "helt åpen nettverksprotokoll for utveksling av koherensmeldinger direkte med prosessorbuffer, " som er ment for å koble vedvarende minne til prosessorer. Dette er nyttig når du skal lage læringsakseleratorer for maskiner, så vel som minnesentriske enheter som utnytter RISC-V CPUer, inkludert multi-socket RISC-V-løsninger, og heterogene løsninger som deler data mellom GPUer eller andre CPU-typer med RISC-V.

Internt planlegger Western Digital å konvertere hele deres produktutvalg til å utnytte RISC-V, noe selskapet indikerer i en pressemelding at det "forventer å sende to milliarder RISC-V-kjerner årlig, " når overgangen er fullført, og legger til at "Selskapet er forpliktet til å fremme RISC-V-teknologi for bruk i oppdragskritiske applikasjoner slik at den kan distribueres i sine produkter."

Denne overgangen vil spare selskapet et betydelig beløp i lisensavgift som det for tiden betaler til Arm for bruk av Arm ISA i produkter, inkludert diskstasjonskontrollere.

De store takeawayene for teknologiledere:

  • Western Digital planlegger å gi ut planer for SweRV Core, deres første RISC-V CPU, for å styrke industriens adopsjon av open source ISA.
  • Bruken av RISC-V sparer Western Digital-kostnader det lønner seg for å lisensiere Arm ISA i nåværende produkter.

Ukens nyhetsbrev med åpen kildekode

Du vil ikke gå glipp av våre tips, opplæringsprogrammer og kommentarer til Linux OS og open source applikasjoner. Leveres tirsdager

Registrer deg i dag

© Copyright 2020 | mobilegn.com